Dom Helder
CENTRO UNIVERSITÁRIO

SISTEMAS LÓGICOS DIGITAIS

EaD

Módulo II

Sistemas Lógicos Digitais
Prof. Ricardo Martins Ramos

Dom Helder
CENTRO UNIVERSITÁRIO

Princípio da Dualidade

- Toda expressão algébrica dedutível a partir dos postulados da Álgebra Booleana ainda ficam válidos se os operadores e elementos de identidade forem intercambiados.
- A expressão dual algébrica é formada da seguinte maneira:

Substituindo	por
AND	OR
OR	AND
1	0
0	1

$$x.\bar{x} = 0, \text{ torna-se } x + \bar{x} = 1 \text{ e } x + \bar{x} = 1, \text{ torna-se } x.\bar{x} = 0$$

Demonstrações

$$x + x = (x + x).1$$
$$= (x + x).(x + \overline{x})$$
$$= x.x + x.\overline{x}$$
$$= x + 0$$
$$= x$$

$$x.x = x.x + 0$$
$$= x.x + (x.\overline{x})$$
$$= x.(x + \overline{x})$$
$$= x.1$$
$$= x$$

Dom Helder
CENTRO UNIVERSITÁRIO

Avaliação da Função

$F_1 = x\,y\,\overline{z}$

$F_2 = \overline{x} + \overline{y}\,z$


$F_3 = \overline{x}\,\overline{y}\,\overline{z} + \overline{x}\,y\,z + x\,\overline{y}$

$F_4 = x\,\overline{y} + \overline{x}\,z$


x	y	z	F_1	F_2	F_3	F_4
0	0	0	0	0		
0	0	1	0	1		
0	1	0	0	0		
0	1	1	0	0		
1	0	0	0	1		
1	0	1	0	1		
1	1	0	1	1		
1	1	1	0	1		

Simplificação

- Os circuitos mostrados fornecem a mesma saída.
  - O circuito (b) é claramente menos complexo.



(a)




Dom Helder
CENTRO UNIVERSITÁRIO

Simplificação Algébrica

- Coloque a expressão na forma SOP através da aplicação de teoremas de DeMorgan e multiplicação de termos.
- Verifique a forma SOP de fatores comuns, utilizando a fatoração, sempre que possível.
- A fatoração resulta na eliminação de um ou mais termos.

Simplificação Algébrica

- Obtenha a expressão simplificada para o circuito abaixo, caso seja possível.



(a)

Dom Helder
CENTRO UNIVERSITÁRIO

Simplificação

- A simplificação deverá resultar no menor número possível de literais (variáveis complementadas e não complementadas):

$$AB + \overline{A}CD + \overline{A}BD + \overline{A}C\overline{D} + ABCD =$$

Complementando Funções

- Utilizando o teorema de DeMorgan para complementar a função:

1. Intercambiar operadores AND e OR

- Complementar cada literal
- Exemplo: Complementar $\bar{x}\ y\ \bar{z} + \bar{x}\ \bar{y}\ z$
- Esse processo gera muitos termos. Você deverá simplificar a expressão primeiro.

Dom Helder
CENTRO UNIVERSITÁRIO

Forma Canônica

- É utilizada para especificar funções Booleanas de n variáveis de forma a que fique fácil a comparação.
- São duas formas Canônicas as mais comuns:
  - Soma de Mintermos
  - Produto de Maxtermos

Mintermos

- São termos AND com cada variável em sua forma normal ou complementada. Existem 2^n mintermos para n variáveis.
- Exemplo: Duas variáveis combinadas ao operador AND. Temos então 4 combinações possíveis:
  - 1. x y (ambos normais)
  - 2. x $\bar{y}$ (x normal, y complementado)
  - 3. $\bar{x}$ y (x complementado, y normal)
  - 4. $\bar{x}$ $\bar{y}$ (ambos complementados)
- Assim, existem quatro mintermos de duas variáveis.

Maxtermos

- São termos OR, associados de forma semelhante ao que ocorre nos Mintermos. Também possuímos 2^n maxtermos para *n* variáveis.

1. $x + y$ (ambos normais)
2. $x + \overline{y}$ (x normal, y complementado)
3. $\overline{x} + y$ (x complementado, y normal)
4. $\overline{x} + \overline{y}$ (ambos complementados)

- Assim temos quatro Maxtermos de duas variáveis.

Mintermos e Maxtermos

- Exemplos: Mintermos e Maxtermos de duas variáveis.

Índice	Maxtermo	Mintermo
0	$x + y$	$\bar{x}\,\bar{y}$
1	$x + \bar{y}$	$\bar{x}\,y$
2	$\bar{x} + y$	$x\,\bar{y}$
3	$\bar{x} + \bar{y}$	$x\,y$

- O índice acima é importante para descrever quais variáveis nos termos estão na forma normal e na forma complementada, o termo correspondente é o complemento do outro.

Ordem Padrão

- Mintermos e Maxtermos são designados com subscrição.
- O subscrito é um número correspondente ao padrão binário.
- Os bits no padrão representam o estado normal ou complementado de cada variável, listada na ordem padrão.
- Todas as variáveis estarão presentes em um Mintermo ou Maxtermo, e serão listadas na mesma ordem (usualmente alfabética).

Ordem Padrão

- Exemplo: para variáveis a, b e c:
  - Maxtermos: $(a + b + \overline{c})$, $(\overline{a} + b + c)$
  - Mintermos: $\overline{a}\ b\ \overline{c}$, $a\ b\ c$, $\overline{a}\ \overline{b}\ c$
- Os termos: $(b + a + c)$, $a\ \overline{c}\ b$, e $(c + b + a)$ não estão na ordem padrão.
- Os termos: $(a + c)$, $\overline{b}\ c$, e $(a + \overline{b})$ não contém todas as variáveis.

Dom Helder
CENTRO UNIVERSITÁRIO

Proposta para o índice

- O índice para o mintermo ou maxtermo, expresso como número binário, é utilizado para determinar onde a variável está mostrada em sua forma normal ou na forma complementada.

Proposta para o índice

- Para Mintermos:
  - “1” significa que a variável não está complementada e
  - “0” significa que a variável está complementada.
- Para Maxtermos:
  - “0” significa que a variável não está complementada e
  - “1” significa que a variável está complementada.

Exemplo: 3 variáveis

- Vamos assumir as variáveis x, y, e z.
- A ordem padrão é x, então y depois z.
- O índice 0 (base 10) = 000 (base 2 com três dígitos) tal que todas as três variáveis estão complemetadas para o mintermo 0 ($\overline{x}$, $\overline{y}$, $\overline{z}$) e não complementadas no maxtermo 0 (x, y, z)
- Mintermo 0, chamado m0 é $\overline{x} \bullet \overline{y} \bullet \overline{z}$.
- Maxtermo 0, chamado M0 é (x + y + z).

Dom Helder
CENTRO UNIVERSITÁRIO

Exemplo: 3 variáveis

- Assim:

Índice (i)	Binário	Mintermo	Maxtermo
0	(0,0,0)	x*y*z* (m_0)	x+y+z (M_0)
1	(0,0,1)	x*y*z (m_1)	x+y+z* (M_1)
2	(0,1,0)	x*yz*(m_2)	x+y*+z (M_2)
3	(0,1,1)	x*yz(m_3)	x+y*+z* (M_3)
4	(1,0,0)	x,y*z*(m_4)	x*+y+z (M_4)
5	(1,0,1)	x,y*,z(m_5)	x*+y+z* (M_5)
6	(1,1,0)	x,y,z*(m_6)	x*+y*+z (M_6)
7	(1,1,1)	x,y,z(m_7)	x*+y+z*(M_7)

Relações

- De Morgan: Assim M_2 é o complemento de m_2 e vice-versa.

Desde que os teoremas de DeMorgan possam ser extendidos para termos de n variáveis, é assegurado que M_2 e m_2 são complementares.

Tabelas de Função

Mintermos de duas variáveis

x y	m_0 x'y'	m_1 x'y	m_2 xy'	m_3 xy
0 0	1	0	0	0
0 1	0	1	0	0
1 0	0	0	1	0
1 1	0	0	0	1

Maxtermos de duas variáveis

x y	M_0 x+y	M_1 x+y'	M_2 x'+y	M_3 x'+y'
0 0	0	1	1	1
0 1	1	0	1	1
1 0	1	1	0	1
1 1	1	1	1	0

- Note que cada coluna de Mintermos é o complemento da coluna de Maxtermos desde que M_i e m_i sejam complementares.

Observações

- Assim, na tabela de funções:
  - Cada mintermo possui um, e somente um, 1 presente nos 2^n termos (mínimo de uns). Todas as outras entradas são 0.
  - Cada maxtermo possui um, e somente um, 0 presente nos 2^n termos (máximo de uns). Todas as outras entradas são zero.

Observações

- Nos parece então que podemos implementar qualquer função booleana utilizando OR dos mintermos onde desejamos que 1 apareça na tabela de função.

- Similarmente ocorrre com os maxtermos, utilizando AND onde queremos que apareça 0 na tabela.

- Isso nos fornece duas formas canônicas para funções booleanas arbitrárias.

Dom Helder
CENTRO UNIVERSITÁRIO

Função Mintermo

- Exemplo: Implementar $F_1 = m_1 + m_4 + m_7$

$F_1 = \bar{x}\,\bar{y}\,z + x\,\bar{y}\,\bar{z} + x\,y\,z$

x y z	Índice	m_1	+	m_4	+	m_7	$= F_1$
0 0 0	0	0	+	0	+	0	= 0
0 0 1	1	1	+	0	+	0	= 1
0 1 0	2	0	+	0	+	0	= 0
0 1 1	3	0	+	0	+	0	= 0
1 0 0	4	0	+	1	+	0	= 1
1 0 1	5	0	+	0	+	0	= 0
1 1 0	6	0	+	0	+	0	= 0
1 1 1	7	0	+	0	+	1	= 1

Função Maxtermo

- Implemente F1 em maxtermos: $F_1 = M_0.M_2.M_3.M_5.M_6$

$$F_1 = (x + y + z).(x + \overline{y} + z).(x + \overline{y} + \overline{z}).(\overline{x} + y + \overline{z}).(\overline{x} + \overline{y} + z)$$

x y z	i	$M_0M_2M_3M_5M_6$	$= F_1$
0 0 0	0	0 • 1 • 1 • 1 • 1	= 0
0 0 1	1	1 • 1 • 1 • 1 • 1	= 1
0 1 0	2	1 • 0 • 1 • 1 • 1	= 0
0 1 1	3	1 • 1 • 0 • 1 • 1	= 0
1 0 0	4	1 • 1 • 1 • 1 • 1	= 1
1 0 1	5	1 • 1 • 1 • 0 • 1	= 0
1 1 0	6	1 • 1 • 1 • 1 • 0	= 0
1 1 1	7	1 • 1 • 1 • 1 • 1	= 1

Soma Canônica

- Qualquer função booleana pode ser expressa como sendo um soma de Mintermos. Os Mintermos utilizados são os termos correspondentes aos 1's na tabela de funções.

- Nota: pode ser necessária a expansão para consequente explicitação dos mintermos. Você pode fazer isso utilizando AND e utilizando o fato de "a" vir sozinho ser de fato a ($v + \overline{v}$).

Soma Canônica

- Exemplo: Implementar $f = x + \bar{x}\,\bar{y}$ como soma de mintermos.

Primeiro - expansão dos termos: $f = x\,(y + \bar{y}) + \bar{x}\,\bar{y}$

Depois - agrupe: $f = x\,y\,(1,1) + x\,\bar{y}\,(1,0) + \bar{x}\,\bar{y}\,(0,0)$

- Expresse como soma de mintermos: $f = m_3 + m_2 + m_0$

Soma Canônica

- Exemplo: F = A + B'C. A ordem padrão é: A, B e C.
- Expandindo os termos:
  - A = A(B+B') = AB+AB'
  - AB = AB(C+C') = ABC+ABC'
  - AB' = AB'(C+C') = AB'C+AB'C' e
  - B'C = (A+A')B'C = AB'C + A'B'C
- Agrupe os termos: F = ABC+ABC'+AB'C+AB'C'+A'B'C
- Expresse como soma de mintermos: $F=m_7+m_6+m_5+m_4+m_1$

Representação Simples

- A partir do exemplo anterior, começamos com: F = A + B'C
- Terminamos com: F = m_7+m_6+m_5+m_4+m_1
- Que pode ser denotado pela forma simples:

$$F(A,B,C) = \sum(1,4,5,6,7)$$

- Nota: explicitamos as variáveis padrão em ordem direta dos designadores “m”.

Produto Canônico

- Qualquer função booleana pode ser expressa pela soma de Maxtermos. Os maxtermos utilizados correspondem aos 0's da tabela.

- Nota: poderá ser necessária também a expansão para tornar explícitos os termos. Isso será feito utilizando a propriedade distributiva onde o termo faltante v é igual ao termo v.v'.

Produto Canônico

- Exemplo: Implementar f = x + x'y'.

- Primeiro aplicamos a propriedade distributiva:

$$x+x'y' = (x+x')(x+y') = xx +xy' +x'x + x'y' = x + xy'+x'y' =$$

0

$$x + (x+x')y' = x + y' \ (0,1)$$

1

- Não necessitamos adicionar variáveis faltantes. A soma fica

$$f = M_1$$

Dom Helder
CENTRO UNIVERSITÁRIO

Produto Canônico

- f(A,B,C) = AC' + BC + A'B'. Converter em produtos de Maxtermos.

- Método 1: Escreva na forma canônica e complemente (muito mais rápido) pois o complemento de uma função expressa pela soma de mintermos é simplesmente os produto de Maxtermos de mesmo índice!

- Método 2: Algébrico (dá um trabalho danado)...

Conversão entre formas

- Para converter soma de mintermos em produto de maxtermos (ou vice versa) é só seguir os passos:

- Implemente a função complemento invertendo os termos da lista em termos fora da lista.

- Mude de produtos para somas, e vice versa.

Exemplo: dada F como antes: $F = \sum(1,3,5,7)$

Forme o Complemento: $\overline{F} = \sum(0,2,4,6)$

Utilize a forma complementada com os mesmos índices, assim temos a outra forma. $F = \prod(0,2,4,6)$

Formato Padrão

- Soma de Produtos (SOP): equações escritas com termos AND somados com operadores OR.

- Produto de Somas (POS): equações escritas com termos OR, todos unidos por ANDs.

- Exemplos: SOP: $A\,B\,C + \overline{A}\ \overline{B}\,C + B$;

POS: $(A + B).(A + \overline{B} + \overline{C})\ .\ (C)$

- Formas que contém somas e produtos podem não ser SOP ou POS: $(A\,B + C)\,(A + C)$ ou $A\,B\ \overline{C} + A\,C\,(A + B)$

Formato Padrão

- Formas canônicas SOP e POS podem diferir em custo, para uma mesma função;
- A álgebra booleana pode ser utilizada para manipular equações e se chegar a uma forma mais simples e de menor custo;
- Equações mais simples levam a implementações de dois níveis mais simples.

Formato Padrão

- Questões Importantíssimas:
- Como podemos obter uma expressão literal mínima?
- Existe somente um circuito cujo custo é mínimo?

Formato Padrão

- Reduzindo o custo dos literais, a expressão booleana leva a uma rede mais simples e redes simples possuem menor custo de implementação.
- A álgebra booleana poderá nos auxiliar na minimização do custo.
- Quando devemos parar de tentar reduzir o custo?
- Como saberemos se temos um e se aquele custo é mínimo?

Mapas de Karnaugh

- O diagrama é um conjunto de quadrados onde cada quadrado representa um mintermo e é a representação gráfica de uma função booleana.

- Os quadrados adjacentes diferem-se uns dos outros por somente uma variável.

- O reconhecimento de padrões é utilizado para derivar expressões algébricas alternativas para uma mesma função.

- O mapa de Karnaugh pode ser visto com uma extensão da tabela verdade.

Dom Helder
CENTRO UNIVERSITÁRIO

Mapas de Karnaugh

- Provê um caminho para se encontrar o ótimo através de:
  - Formas simples SOP e POS padrão, e
  - Circuitos pequenos de dois níveis AND/OR e OR/AND
- Visualizar conceitos relacionados à manipulação de expressões Booleanas
- Demonstra conceitos utilizados por programas CAD para simplificar grandes circuitos.

Duas Variáveis

- Note que os mintermos m_0 e m_1 são adjacentes e diferem-se apenas pela variável y;
- Similarmente, os mintermos m_0 e m_2 diferem-se pela variável x;
- Note que m_1 e m_3 diferem-se pela variável x; e
- Mintermos m_2 e m_3 diferem-se pelo valor da variável y.

	y = 0	y = 1
x = 0	x*y* (m_0)	x* y (m_1)
x = 1	x y* (m_2)	x y (m_3)

Tabelas e Mapas K

- O mapa de Karnaugh é uma forma diferente de tabela-verdade. Para duas variáveis, veja como mostrado. Escolhemos a, b, c e d a partir do conjunto {0,1} para implementar uma função particular F(x,y).

Entradas (x,y)	Valor de saída da função F(x,y)
0 0	a
0 1	b
1 0	c
1 1	d

Mapa K

	y = 0	y = 1
x = 0	a	b
x = 1	c	d

Representação

F(x,y) = x

	y = 0	y = 1
x = 0	0	0
x = 1	1	1

G(x,y) = x+y

	y = 0	y = 1
x = 0	0	1
x = 1	1	1

$$F(x,y) = \left(x\bar{y}\right) + \left(xy\right) = x\left(\bar{y} + y\right) = x$$

$$G(x,y) = \left(\bar{x}y\right) + \left(x\bar{y}\right) + \left(xy\right) = \left(\bar{x}y\right) + x\left(\bar{y} + y\right) = \left(\bar{x}y\right) + x = x + y$$

Mapa de Três Variáveis

	y*z* (0,0)	y*z (0,1)	yz (1,1)	yz* (1,0)
x = 0	(0,0,0) (m_0)	(0,0,1) (m_1)	(0,1,1) (m_3)	(0,1,0) (m_2)
x = 1	(1,0,0) (m_4)	(1,0,1) (m_5)	(1,1,1) (m_7)	(1,1,0) (m_6)

- Note que se o valor binário do índice difere em uma posição do bit, os mintermos são adjacentes no mapa de Karnaugh.

Exemplos de Funções

- Por convenção, representaremos os mintermos que forem 1 no mapa e deixaremos os outros em branco.

Exemplo:

$\sum m(2,3,4,5)$

	y*z* (0,0)	y*z (0,1)	yz (1,1)	yz* (1,0)
x = 0			1	1
x = 1	1	1		

Exemplo:

$\sum m(3,4,6,7)$

	y*z* (0,0)	y*z (0,1)	yz (1,1)	yz* (1,0)
x = 0			1	
x = 1	1		1	1

Combinando Quadrados

- Pela combinação de quadrados, reduzimos a representação a termo, reduzindo o número de literais na equação Booleana.

- No mapa de três variáveis:
  - Um quadrado representa um mintermo de três variáveis;
  - Dois quadrados adjacentes representam um termo produto de duas variáveis; e
  - Quatro termos adjacentes representa um termo de uma variável. De oito termos é uma função só de 1's.

Dom Helder
CENTRO UNIVERSITÁRIO

Combinando Quadrados


- Seja = $\sum$ m(2,3,6,7):


	y*z* (0,0)	y*z (0,1)	yz (1,1)	yz* (1,0)
x = 0			1	1
x = 1			1	1


- Aplicando o teorema da minimização três vezes, temos que a função se resume a F(x,y,z) = y.

Diagramas Alternativos

- Existem várias formas de se representar o mapa de Karnaugh de três variáveis. Exemplos:








Mapas de Três Variáveis

- Formato Retangular:



- Simplificar:(x,y,z) = $\sum$ m(1,2,3,5,7);

Simplificação: Regras

- Construa o Mapa de Karnaugh e coloque 1's nos quadrados correspondentes aos mintermos onde se tem 1 na tabela verdade.

- Examine o mapa para detectar os 1's adjacentes e agrupe aqueles que não são adjacentes a quaisquer outros.

- Em seguida procure aqueles 1's que forem adjacentes a somente outro 1. Agrupe todo par que contém tal 1.

- Agrupe qualquer octeto, mesmo que ele tenha alguns dos 1's que já tenham sido combinados.

Simplificação: Regras

- Agrupe qualquer quarteto que contém um ou mais 1's que ainda não tenham sido combinados, certificando-se de usar o menor número de agrupamentos.

- Agrupe quaisquer pares necessários para incluir quaisquer 1's que ainda não tenham sido combinados, certificando-se de usar o número mínimo de agrupamentos.

- Forme a soma OR de todos os termos gerados por cada agrupamento.

Don't Care

- Alguns circuitos lógicos podem ser projetados de modo que existam certas condições de entrada para as quais não existam níveis de saída especificados, usualmente porque estas condições nunca ocorrerão.

- Em outras palavras, existem certas combinações de níveis de entrada em que “não importa” o nível de saída produzido.


Don't Care

- Nesses casos são geralmente colocados “x” no mapa ou na tabela da função.

- A melhor forma de se trabalhar com os “Don’t cares” é utilizar 1’s de forma a minimizar o custo das implementações.

Dom Helder
CENTRO UNIVERSITÁRIO

Atraso de Propagação



Time Propagation High
to Low e Low to High

Dom Helder
CENTRO UNIVERSITÁRIO

Lógica Combinacional

- Os sistemas digitais obtêm dados codificados em binário e informações continuamente submetidos a operações de alguma dessas maneiras:
  - Decodificação/ codificação;
  - Multiplexação/ demultiplexação;
  - Comparação;
  - Conversão de código;
  - Barramento de dados.

Dom Helder
CENTRO UNIVERSITÁRIO

Decodificador

- Circuito lógico que recebe um conjunto de entradas que representa um número binário e ativa apenas a saída que corresponde ao número recebido.
- Analisa as entradas, determina o número binário presente e ativa a saída correspondente ao número na entrada, as outras saídas permanecem desativadas.
- Converte um binário de n bits a um máximo de 2^n linhas de saída.


Dom Helder
CENTRO UNIVERSITÁRIO

Decodificador

- O decodificador de *m*-para-*n* linhas, onde $m \leq 2^n$, pode ser utilizado para:
  - Gerar 2^n (ou menos) mintermos ou
  - Selecionar um de 2^n itens.
  - Quando uma saída ou um conjunto de saídas tem de ser desativado na ocorrência de uma combinação específica de níveis de entradas.
- Geralmente fornecido por saídas de um contador ou de um registrador.

Esquema

- Esquema Geral




Decodificador 2 para 4

- Esse dispositivo possui:

n = 2 linhas de entrada


- E decodifica os mintermos para:

$m = 2^n = 4$ linhas de saída




Decodificador 2 para 4

- Para X = 0 todas as saídas são 0;
- Para X = 1 somente uma saída é um;
- Se X for visto como um dado, assim este dado é enviado para uma das saídas (a selecionada por A e B!).



Dom Helder
CENTRO UNIVERSITÁRIO

Decodificador 3 para 8




Utiliza portas **AND**, linhas ativas em ALTA.

C	B	A	O_7	O_6	O_5	O_4	O_3	O_2	O_1	O_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

Saída O_6 em ALTA apenas quando *CBA* $110_2 = 6_{10}$.


Decodificador 3 para 8

- Com Enable



Decodificador 3 para 8

- Com Enable




Valores para ENABLE


$\overline{E}_1$	$\overline{E}_2$	E_3	Saídas
0	0	1	Responde a código de entrada $A_2A_1A_0$
1	X	X	Desabilitada – todas em nível ALTO
X	1	X	Desabilitada – todas em nível ALTO
X	X	0	Desabilitada – todas em nível ALTO

Decodificador 4 para 8

- BCD para Decimal



(a)



(b)

Entradas


D	C	B	A	Saída em nível ativo
L	L	L	L	$\bar{O}_0$
L	L	L	H	$\bar{O}_1$
L	L	H	L	$\bar{O}_2$
L	L	H	H	$\bar{O}_3$
L	H	L	L	$\bar{O}_4$
L	H	L	H	$\bar{O}_5$
L	H	H	L	$\bar{O}_6$
L	H	H	H	$\bar{O}_7$
H	L	L	L	$\bar{O}_8$
H	L	L	H	$\bar{O}_9$
H	L	H	L	Nenhuma
H	L	H	H	Nenhuma
H	H	L	L	Nenhuma
H	H	L	H	Nenhuma
H	H	H	L	Nenhuma
H	H	H	H	Nenhuma

H = Nível de tensão ALTO
L = Nível de tensão BAIXO

(c)

Decodificador

- Display de 7 segmentos






- Projetar o circuito no Logisim.

Codificador

- O oposto do processo de decodificação é chamado codificação e é realizado por um circuito lógico denominado codificador.
- Um codificador tem certo número de linhas de entrada, em que somente uma é ativada por vez, e produz um código de saída de N bits, dependendo de qual entrada está ativada.
- A maioria dos codificadores aceita um código de entrada e produz um nível ALTO (ou BAIXO) em uma e apenas uma linha de saída.

Codificador

- Codificador 8 para 3: Apenas uma entrada deve estar ativa por vez.



*Apenas uma entrada em nível BAIXO de cada vez.

Entradas								Saídas		
$\overline{A}_0$	$\overline{A}_1$	$\overline{A}_2$	$\overline{A}_3$	$\overline{A}_4$	$\overline{A}_5$	$\overline{A}_6$	$\overline{A}_7$	O_2	O_1	O_0
X	1	1	1	1	1	1	1	0	0	0
X	0	1	1	1	1	1	1	0	0	1
X	1	0	1	1	1	1	1	0	1	0
X	1	1	0	1	1	1	1	0	1	1
X	1	1	1	0	1	1	1	1	0	0
X	1	1	1	1	0	1	1	1	0	1
X	1	1	1	1	1	0	1	1	1	0
X	1	1	1	1	1	1	0	1	1	1


- Problema: e se duas entradas estiverem ativas simultaneamente?

Codificador de Prioridades

- Um codificador de prioridade assegura que quando duas ou mais entradas estão ativadas, o código da saída irá corresponder à entrada com a maior numeração.
- Normalmente há um indicador de entrada válida, que ativa se mais de uma entrada estiver ativa. Se não houver essa situação ele fica desativado e a operação ocorre normalmente.

Codificador de Prioridades

- Exemplo:



$\bar{A}_1$	$\bar{A}_2$	$\bar{A}_3$	$\bar{A}_4$	$\bar{A}_5$	$\bar{A}_6$	$\bar{A}_7$	$\bar{A}_8$	$\bar{A}_9$	$\bar{O}_3$	$\bar{O}_2$	$\bar{O}_1$	$\bar{O}_0$
1	1	1	1	1	1	1	1	1	1	1	1	1
X	X	X	X	X	X	X	X	0	0	1	1	0
X	X	X	X	X	X	X	0	1	0	1	1	1
X	X	X	X	X	X	0	1	1	1	0	0	0
X	X	X	X	X	0	1	1	1	1	0	0	1
X	X	X	X	0	1	1	1	1	1	0	1	0
X	X	X	0	1	1	1	1	1	1	0	1	1
X	X	0	1	1	1	1	1	1	1	1	0	0
X	0	1	1	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1	0


X = 0 ou 1

Multiplexadores

- O multiplexador digital, ou seletor de dados, é um circuito lógico que recebe diversos dados digitais de entrada e seleciona um, em determinado instante, para transferi-lo para a saída.
- O envio do dado de entrada desejado para a saída é controlado pelas entradas de SELEÇÃO (frequentemente denominadas ENDEREÇO).

Multiplexadores


- Diagrama Funcional do MUX



Código de entrada de SELEÇÃO determina qual entrada é transmitida à saída Z

Multiplexadores

- Seletor de dados: 2 entradas




$$Z = I_0 \bullet \overline{S} + I_1 \bullet S$$

S	Saída
0	$Z = I_0$
1	$Z = I_1$

Multiplexadores

- Seletor de dados: 4 entradas




S_1	S_0	Saída
0	0	$Z = I_0$
0	1	$Z = I_1$
1	0	$Z = I_2$
1	1	$Z = I_3$


Dom Helder
CENTRO UNIVERSITÁRIO

Multiplexadores

- Seletor de dados: 8 entradas




Entradas				Saídas	
$\bar{E}$	S_2	S_1	S_0	$\bar{Z}$	Z
H	X	X	X	H	L
L	L	L	L	$\bar{I}_0$	I_0
L	L	L	H	$\bar{I}_1$	I_1
L	L	H	L	$\bar{I}_2$	I_2
L	L	H	H	$\bar{I}_3$	I_3
L	H	L	L	$\bar{I}_4$	I_4
L	H	L	H	$\bar{I}_5$	I_5
L	H	H	L	$\bar{I}_6$	I_6
L	H	H	H	$\bar{I}_7$	I_7



Dom Helder
CENTRO UNIVERSITÁRIO

Mux x Decodificadores



Note como, internamente, são similares.

Dom Helder
CENTRO UNIVERSITÁRIO

Funções com Mux


- É possível implementar qualquer função booleana de n variáveis com um multiplexador de 2^n entradas.
- Simplesmente utilize as entradas seletoras com 0's ou 1's conforme o índice do mintermo desejado na saída.
- Também é possível implementar qualquer função de (n+1) variáveis utilizando um MUX de 2^n saídas.
- Simplesmente utilize a (n+1)-ésima variável na forma normal ou complementada, conforme requerimento da tabela verdade.

Funções com Mux

- Uma função booleana de mais de n variáveis pode ser particionada em várias subfunções definidas em um subconjunto, e cada uma pode ser implementada mais facilmente.
- O MUX deverá então selecionar a variável dentre essas subfunções.

Demultiplexadores


- Realiza a operação inversa do MUX: recebe uma única entrada e a distribui para várias saídas.
- O código de entrada de seleção determina para qual saída os dados de entrada serão transmitidos.



Demultiplexadores

- DEMUX 1 para 8

Código de seleção			Saídas							
S_2	S_1	S_0	O_7	O_6	O_5	O_4	O_3	O_2	O_1	O_0
0	0	0	0	0	0	0	0	0	0	I
0	0	1	0	0	0	0	0	0	I	0
0	1	0	0	0	0	0	0	I	0	0
0	1	1	0	0	0	0	I	0	0	0
1	0	0	0	0	0	I	0	0	0	0
1	0	1	0	0	I	0	0	0	0	0
1	1	0	0	I	0	0	0	0	0	0
1	1	1	I	0	0	0	0	0	0	0




Somador

- Os números binários são somados como os decimais:
  - Para decimais, quando um número soma mais do que 9, um carry (vai um) é resultante.
  - Para binários, quando números somam mais que 1, um carry (vai um) assume a posição.
- A adição é a operação aritmética básica utilizada pelos dispositivos digitais tanto para subtração como multiplicação e divisão.

Representação de Números

- Como só é possível mostrar a magnitude com um número binário, o sinal (+) ou (-) é mostrado pela soma de um “bit de sinal” extra.
  - Um 0 no bit de sinal indica um número positivo.
  - Um 1 no bit de sinal indica um número negativo.



Representação de Números

- O sistema de complemento de 2 é a forma mais comum usada para representar números binários com sinal.
- Negação é a operação de conversão de um número positivo em seu equivalente negativo ou de um número negativo em seu equivalente positivo.
- Quando os números binários com sinal estão representados no sistema de complemento de 2, a negação é obtida pela operação do complemento de 2.

Adição

- Executa-se a soma binária normal de magnitudes.
- Os bits de sinal são somados com os bits de magnitude.
- Se a soma resulta em um carry de bit de sinal, ele é desconsiderado.
- Caso o resultado seja positivo, será em formato de binário puro.
- Se for negativo, será em forma de complemento de 2.

Subtração

- Realiza-se a operação de negação do subtraendo;
- Adiciona-se o número obtido ao minuendo;
- A resposta representará a diferença entre ambos.
- Quando dois números positivos ou negativos são somados e sempre produzem um resultado incorreto, há a ocorrência de um overflow (transbordamento).
- Se a resposta exceder o número de bits de magnitude, há um overflow nos resultados.

Circuitos Lógicos

- Adição binária é uma operação frequente em sistemas computacionais. Daí desenvolveremos:
  - O Meio-Somador (Half-Adder - HA)
  - Somador Completo (Full-Adder- FA)
- Extenderemos a uma aplicação que é a adição paralela utilizando ripple-carry, e desenvolveremos o somador de carry propagado.

Dom Helder
CENTRO UNIVERSITÁRIO

Meio Somador

- Variáveis de Entrada: A e B
- Saídas: Soma e Carry.

A	0	0	1	1
+ B	+ 0	+ 1	+ 0	+ 1
C S	0 0	0 1	0 1	1 0

- O meio somador adiciona dois bits para produzir outros dois: soma e carry.
- A operação pode ser expressa pela tabela ao lado ⇒

A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Meio Somador

- Implementação e Simplificação: Karnaugh

S		B	
		0	1 1
A	1	2	3

C		B	
		0	1
A	2		1 3

C = A.B

S = A.B' + A'.B [SOP]

ou

S = (A'.B'+A.B)'

= (A+B).(A'+B') [POS]

Note também que


C = A.B = (A'+A')'

e que

S = A⊕B (XOR)

Implementação

- O carry de saída é produzido com uma porta AND com A e B nas entradas e a saída da soma é gerada com uma porta EX-OR.
- A EX-OR é implementada com portas AND, uma porta OR e inversores.



Dom Helder
CENTRO UNIVERSITÁRIO

Somador Completo

- Variáveis de Entrada: A, B e Carry-In (C_{in})
- Saídas: Soma (S) e Carry-Out (C_{out}).

Para carry-in zero:

C_{in}	0	0	0	0
A	0	0	1	1
+ B	+ 0	+ 1	+ 0	+ 1
C_{out} S	0 0	0 1	0 1	1 0


Para carry-in um:


C_{in}	1	1	1	1
A	0	0	1	1
+ B	+ 0	+ 1	+ 0	+ 1
C_{out} S	0 1	1 0	1 0	1 1

Somador Completo

- Projeto:

A	B	C_{in}	C_{out}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1





$$S = AB'C_{in}' + A'B'C_{in} + ABC_{in} + A'BC_{in}'$$

$$C_{out} = AB + AC_{in} + BC_{in}$$


Daí

$$S = (A \oplus B) \oplus C_{in}$$

$$C_{out} = AB + (A \oplus B)C_{in}$$

Implementação


A	B	C_{in}	C_{out}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



Dom Helder
CENTRO UNIVERSITÁRIO

Comparadores

- A função básica de um comparador é comparar as magnitudes de dois números binários para determinar a relação comparativa entre eles.
- Em sua forma mais simples, um circuito comparador determina se dois números são iguais.
- Utiliza-se a XOR, por sua tabela verdade.




Formato geral: Número binário $A \rightarrow A_1A_0$
Número binário $B \rightarrow B_1B_0$

Dom Helder
CENTRO UNIVERSITÁRIO

Circuitos Sequenciais


- Um circuito sequencial contém:



- Elementos de armazenamento:
  - Latches
  - Flip-Flops
  - Registradores Binários

Circuitos Sequenciais

- Lógica combinatória:
  - Próximo Estado = f (Entradas, Estado Atual)
- O tipo de função de saída influencia fortemente o projeto.



Dom Helder
CENTRO UNIVERSITÁRIO


Circuitos Sequenciais

- Dependem de quando as entradas atualizadas atuarão e a forma de atualizar a saída. Podem ser:
  - Assíncronos:
    - A saída é atualizada conforme as entradas forem atualizadas
  - Síncronos
    - O comportamento é definido a partir das entradas em tempos discretos
- Os elementos de armazenamento são afetados pelas entradas somente em relação a uma habilitação (geralmente pulso de clock, etc.).

Dom Helder
CENTRO UNIVERSITÁRIO

NAND Simulada

- Nand com atraso de 5 ns:




- Assumamos que A e B estão em 1. Em t = 0, A vai pra 0 e 8 ns após volta a 1.

tempo (ns)	A	B	F(t)	F_1	Comentário
-Inf.	1	1	0	0	A = B = 1, F (t) = F_1= 0
0	1 ⇒ 0	1	0 ⇒ 1	0	F(Instantaneamente) vai a 1.
5	0	1	1	0 ⇒ 1	F_1 muda após 5 ns
8	0 ⇒ 1	1	1 ⇒ 0	1	F(Instantaneamente) vai a 0
13	1	1	0	1 ⇒ 0	F_1 muda após 5ns mais para 1

Flip Flops

- O elemento de memória mais importante é o flip-flop (FF), composto por um conjunto de portas lógicas.




Estados de saída	
$Q = 1, \overline{Q} = 0$:	chamado estado ALTO ou 1; também chamado estado SET
$Q = 0, \overline{Q} = 1$:	chamado estado BAIXO ou 0; também chamado estado CLEAR ou RESET

- O flip-flop é conhecido por outros nomes, incluindo latch e multivibrador biestável.


Latches com Portas NAND

- Entradas são ativas em nível BAIXO. Saídas mudarão quando as entradas forem pulsadas para BAIXO.
- É um FF básico.
- Entradas são SET e CLEAR (RESET):
  - Quando o latch é setado: Q = 1 e Q* = 0
  - Quando o latch é limpo ou resetado: Q = 0 e Q* = 1



Latches com Portas NAND


- Pulsando a entrada SET para o estado 0:
  - Q = 0 antes do pulso na entrada SET.
  - Q = 1 antes do pulso na entrada SET.



- Em ambos os casos, Q termina em nível ALTO.

Latches com Portas NAND


- BAIXO quando:
  - Q = 0 antes do pulso na entrada RESET.
  - Q = 1 antes do pulso na entrada RESET.



- Em cada caso, Q termina em nível BAIXO.

Latches com Portas NAND

- Representação equivalente de um latch NAND e diagrama de blocos simplificado:




Latches com Portas NAND

- Resumo da Latch NAND:
  - SET = 1, RESET = 1: estado normal de repouso com saídas permanecendo no estado em que estavam antes dessa entrada.
  - SET = 0, RESET = 1: saída vai para Q = 1 e lá permanece, mesmo que a entrada SET retorne para SET ALTO.
  - SET = 1, RESET = 0: produz Q = 0 BAIXO e lá permanece, mesmo depois da entrada RESET retornar para ALTO. É chamado “ajuste de latch”.
  - SET = 0, RESET = 0: tenta, ao mesmo tempo, setar e resetar o latch, e produz Q = 1 e Q = 1. Como a saída é imprevisível, esta condição de entrada não deve ser usada. É chamado “compensação ou a redefinição do trinco”.

Latches com Portas NOR


- Duas portas NOR retroalimentadas podem ser usadas como um latch porta NOR - similar para o latch NAND, com saídas Q* e Q invertidas.
- As entradas SET e RESET são ativas em nível ALTO. A saída Q vai mudar quando o input for um pulso nível ALTO.



Set	Reset	Saída
0	0	Não muda
1	0	Q = 1
0	1	Q = 0
1	1	Inválida*

*Produz Q = $\overline{Q}$ = 0.

(b)



(c)

Latches com Portas NOR

- Resumo da Latch NOR:
  - SET = 0, RESET = 0: estado normal de repouso, sem efeito sobre o estado da saída.
  - SET = 1, RESET = 0: faz a saída ir para o estado Q = 1, em que permanece mesmo após SET retornar para 0.
  - SET = 0, RESET = 1: gera um estado de saída em que Q = 0, no qual permanece mesmo depois que o RESET retornar para 0.
  - SET = 1, RESET = 1: tenta, ao mesmo tempo, setar e resetar o latch, e produz Q* = Q = 0. Como a saída é imprevisível, esta condição de entrada não deve ser usada.


Dom Helder
CENTRO UNIVERSITÁRIO

Latches com Portas NOR

- Quando a energia é aplicada, não é possível prever o estado inicial de uma saída flip-flop, se as entradas SET e RESET estão em seu estado inativo.
- Para iniciar um latch ou FF em um determinado estado, esse deve ser alcançada pela ativação da entrada SET ou RESET, no início da operação, muitas vezes conseguida por meio da aplicação de um pulso na entrada apropriada.


Pulsos Digitais

- Sinais que se alternam entre os estados ativo e inativo são chamados de pulsos de onda.



Pulsos Digitais


- Em circuitos reais, leva tempo para uma onda de pulso mudar de um nível para outro.
- Tempo de Subida (tr) e de Descida (tf)



- Medidas entre 10 e 90% dos pontos no início (tr) e final (tf) da onda de tensão.

Pulsos Digitais

- Um pulso também tem duração (largura - tw) que é o tempo para uma onda de pulso mudar de um nível para outro.



- Tempo entre os pontos quando as bordas esquerda e direita estão em 50% da tensão de nível ALTO.

Dom Helder
CENTRO UNIVERSITÁRIO


Sinais de Clock

- Os sistemas digitais podem operar tanto de forma assíncrona como síncrona:
  - Assíncrono - as saídas podem alterar de estado a qualquer momento que a entrada mude.
  - Síncrono - as saídas podem alterar de estado apenas em um momento específico no ciclo do clock.

Sinais de Clock

- O sinal de clock é um trem de pulsos retangulares ou uma onda quadrada.
  - Transição positiva (borda de subida): pulso do clock vai de 0 a 1.
  - Transição negativa (borda de descida): pulso do clock vai de 1 a 0.


Transições também são chamadas de *bordas*.




FFs com Clock

- FFs com clock mudam de estado em uma das transições do sinal de clock e têm entradas de clock denominadas CLK, CK, ou CP.

Um pequeno triângulo na entrada CLK indica que a entrada é ativada com um borda de subida.



Uma bolha e um triângulo indicam que a entrada CLK é ativada com um borda de descida.




FFs com Clock

- Entradas de controle têm um efeito sobre a saída apenas na transição ativa do clock (ambas as bordas), por isso são chamadas entradas de controle síncronos.
- Elas preparam as saídas para mudar, mas a transição ativa da entrada CLK é que dispara a mudança de estado.


FFs com Clock

- Tempo de setup (tS) é o intervalo de tempo mínimo antes da transição CLK ativa, durante o qual a entrada de controle deve ser mantida no nível adequado.



FFs com Clock

- Tempo de retenção (tH) é o tempo após a transição ativa do CLK, durante o qual a entrada de controle deve mantida no nível adequado.




Dom Helder
CENTRO UNIVERSITÁRIO

FF RS com Clock

- As entradas S e R são de controle síncrono, as quais controlam o estado que o FF vai para quando o pulso do clock ocorre.
- A entrada CLK é o gatilho (disparo) que faz com que o FF altere de estado de acordo com os níveis lógicos nas entradas S e R.
- FF SET-RESET (ou SET-CLEAR) muda os estados nas bordas do clock de subida ou de descida.

FF RS com Clock

- FF RS acionado pela borda de subida de um sinal do clock.



Entradas			Saída
S	R	CLK	Q
0	0	↑	Q_0 (não muda)
1	0	↑	1
0	1	↑	0
1	1	↑	Ambíguo


Q_0 é o nível de saída anterior a ↑ de CLK.
↓ de CLK não produz mudança em Q.

- As entradas S e R controlam o estado do FF da mesma maneira descrita anteriormente para a latch da porta NOR, mas o FF não responde a estas entradas até a ocorrência da borda de subida do sinal do clock.

Dom Helder
CENTRO UNIVERSITÁRIO


FF RS com Clock

- Forma de Onda



FF RS com Clock

- FF RS acionado pela borda de descida




Entradas			Saída
S	R	CLK	Q
0	0	↓	Q_0 (não muda)
1	0	↓	1
0	1	↓	0
1	1	↓	Ambíguo

Dom Helder
CENTRO UNIVERSITÁRIO


FF RS com Clock

- FF RS com clock: circuito



FF RS com Clock

- FF RS com clock: circuitos detectores de borda



A duração dos pulsos *CLK** geralmente é 2~5 ns.


Dom Helder
CENTRO UNIVERSITÁRIO

FF JK com Clock


- Opera como o FF RS.
- J é SET, K é CLEAR.
- Quando J e K estão ambos em ALTO, a saída é alternada para o estado oposto.
- O gatilho do clock pode ser positivo ou negativo.
- Não tem estados ambíguos.
- Tem a capacidade de fazer tudo o que o FF SR faz, além de operar em modo de alternância.

FF JK com Clock

- Opera com borda de subida ou de descida




J	K	CLK	Q
0	0	↑	Q_0 (não muda)
1	0	↑	1
0	1	↑	0
1	1	↑	$\overline{Q_0}$ (comuta)



Dom Helder
CENTRO UNIVERSITÁRIO


FF JK com Clock

- Circuito interno




FF D com Clock

- A saída muda para o valor da entrada tanto no gatilho positivo quanto no negativo do relógio.
- Pode ser implementado com um FF J-K ligando a entrada J à K, através de um inversor.
- É útil para transferência de dados em paralelo.




FF D com Clock

- Opera com borda de subida:




D	CLK	Q
0	↑	0
1	↑	1

(a)



FF D com Clock

- Transferência paralela de dados:
  - Utilizando FFs D, os atuais níveis de X, Y e Z serão transferidos para Q1, Q2 e Q3, mediante a aplicação de um pulso TRANSFERÊNCIA às entradas CLK comuns.




*Após ocorrência de borda de descida

Entradas Assíncronas

- A maioria dos FFs com clock tem entradas assíncronas que não dependem deste.
- PRESET e CLEAR são usadas para as entradas assíncronas.
- Estão ativas em nível BAIXO e terão uma barra sobre os rótulos e bolhas de inversão.
- Se as entradas assíncronas não são usadas, os FF ficarão em seu estado atual.

Entradas Assíncronas

- FF JK com entradas assíncronas




J	K	Clk	$\overline{PRE}$	$\overline{CLR}$	Q
0	0	↓	1	1	Q (não muda)
0	1	↓	1	1	0 (reset síncrono)
1	0	↓	1	1	1 (set síncrono)
1	1	↓	1	1	$\overline{Q}$ (toggle síncrono ou comutação síncrona)
x	x	x	1	1	Q (não muda)
x	x	x	1	0	0 (clear assíncrono)
x	x	x	0	1	1 (preset assíncrono)
x	x	x	0	0	(Inválido)

- As designações mais comuns são PRE (PRESET) e CLR (CLEAR).
- Distinguem-se claramente das entradas SET e RESET.
- Rótulos como S_D (SET direto) e R_D (RESET direto) também são utilizados.

Entradas Assíncronas

- Flip-flop JK




Ponto	Operação
a	Comutação síncrona na borda de descida em CLK
b	Set assíncrono em $\overline{PRE}$ = 0
c	Comutação síncrona
d	Comutação síncrona
e	Clear assíncrono em $\overline{CLR}$ = 0
f	$\overline{CLR}$ se sobrepõe à borda de descida de CLK
g	Comutação síncrona

Temporização


- Principais parâmetros designados pelos fabricantes de CIs:
  - Atraso de propagação - tempo para um sinal na entrada ser exibido na saída (t_{PLH} e t_{PHL}).
  - Frequência máxima do clock - mais alta frequência de clock que mantém um disparo confiável ($f_{MÁX}$).
  - Pulso do clock nos níveis ALTO e BAIXO - tempo mínimo de duração entre as mudanças ALTO e BAIXO ($t_{W(L)}$; $t_{W(H)}$).
  - Largura ativa de pulso - largura mínima antes de cada transição
  - Tempo de transição do clock - o parâmetro geral fornecido é de menos de 50 ns para dispositivos TTL ou de 200 ns para dispositivos CMOS.

Temporização

- Atraso de Propagação



Atraso em transição de BAIXO para ALTO



Atraso em transição de ALTO para BAIXO

- As folhas de dados dos fabricantes normalmente especificam os atrasos de propagação em resposta a todas as entradas, e, normalmente, especificam seus os valores máximos.
- Os CIs modernos de flip-flops têm atrasos de propagação, que variam desde alguns nanossegundos, até valores em torno de 100ns.

Temporização

- Atraso de Propagação

Valores Atuais de CIs

7474	Duplo flip-flop *D* disparado por borda (TTL padrão)
74LS112	Duplo flip-flop *J-K* disparado por borda (TTL Schottky de baixa potência)
74C74	Duplo flip-flop *D* disparado por borda (CMOS de porta metálica)
74HC112	Duplo flip-flop *J-K* disparado por borda (CMOS de alta velocidade)

		TTL		CMOS	
		7474	74LS112	74C74	74HC112
t_S		20 ns	20 ns	60 ns	25 ns
t_H		5	0	0	0
t_{PHL}	de *CLK* para *Q*	40	24	200	31
t_{PLH}	de *CLK* para *Q*	25	16	200	31
t_{PHL}	de $\overline{CLR}$ para *Q*	40	24	225	41
t_{PLH}	de $\overline{PRE}$ para *Q*	25	16	225	41
$t_W(L)$	*CLK* tempo no nível BAIXO	37	15	100	25
$t_W(H)$	*CLK* tempo no nível ALTO	30	20	100	25
$t_W(L)$	em $\overline{PRE}$ ou $\overline{CLR}$	30	15	60	25
$f_{MÁX}$	em MHz	15	30	5	20

Valores de tempo para FFs retirados dos manuais do fabricante. Todos os valores listados são *mínimos*, exceto atrasos de propagação, que são valores *máximos.*

Temporização

- Quando a saída de um FF é conectada à entrada de outro FF e ambos são acionados pelo mesmo relógio, existe um potencial problema de temporização.
- Atrasos de propagação podem causar resultados imprevisíveis.
- FFs de borda têm tempo de espera (*hold*) de 5 ns ou menos, a maioria, porém, tem requisito de $t_H = 0$.

Aplicações com FFs

- Exemplos de aplicações:
  - Contagem.
  - Armazenamento de dados binários.
  - Transferência de dados entre locais.
- Muitas aplicações FF são continuamente categorizadas.
- As saídas seguem uma sequência predeterminada de estados.


Aplicações com FFs

- FFs são comumente usados para armazenamento e transferência de dados binários ou de informações.
- Os grupos usados para armazenamento são chamados registradores.
- Transferências de dados ocorrem quando os dados são movidos entre registradores ou FFs:
  - As síncronas ocorrem na borda de subida ou de descida do clock.
  - As assíncronas são controladas pelas entradas PRE e CLR.

Dom Helder
CENTRO UNIVERSITÁRIO


Aplicações com FFs

- Operação de transferência síncrona de dados por vários FFs com clock.




Aplicações com FFs

- Operação de transferência assíncrona de dados por vários FFs com clock, realizada pelas PRE e CLE



Aplicações com FFs

- A transferência simultânea de dados de um registrador para outro é denominada paralela.
- Se a transferência for realizada um bit de cada vez será denominada serial.



Dom Helder
CENTRO UNIVERSITÁRIO

Registradores


- O uso mais comum de FF é no armazenamento de dados ou de informações.
- Os dados podem representar valores numéricos (por exemplo, números binários, números BCD) ou qualquer outro de uma grande variedade de tipos de dados que podem ser codificados em binário.
- Esses dados são geralmente armazenados em grupos de FFs denominados registradores.

Registradores

- A operação mais comum realizada sobre os dados armazenados em FFs ou registradores é a transferência de dados, que envolve a transferência de dados de um FF ou registrador para outro.
- A Transferência de dados pode ser serial ou paralela, mas, em geral, é um misto de ambos.


Registradores

- Transferência Paralela




Shift Register

- Um registrador de deslocamento é um grupo de FFs organizados de modo que os números binários armazenados nos FFs sejam deslocados de um FF para o seguinte a cada pulso de clock.




Dom Helder
CENTRO UNIVERSITÁRIO

Shift Register



Shift Register

- Transferência Serial



X_2	X_1	X_0	Y_2	Y_1	Y_0	
1	0	1	0	0	0	Antes de os pulsos serem aplicados
0	1	0	1	0	0	Depois do primeiro pulso
0	0	1	0	1	0	Depois do segundo pulso
0	0	0	1	0	1	Depois do terceiro pulso

Shift Register

- Na transferência paralela, todas as informações são transferidas simultaneamente na ocorrência de um único pulso, não importando quantos bits são transferidos.
- Na transferência serial, a transferência completa de N bits de informação requer N pulsos de clock.
- A transferência paralela é obviamente muito mais rápida que a serial usando registradores de deslocamento.

Shift Register

- A escolha entre a transmissão paralela ou serial depende das especificações e aplicação em particular.
- Muitas vezes é usada uma combinação dos dois tipos de transferência para se obter a vantagem da velocidade proporcionada pela transferência paralela e a economia e simplicidade da transferência serial.

Registradores


- Os vários tipos de registradores podem ser classificados de acordo com a maneira pela qual os dados podem ser apresentados no registro para armazenamento e pelo modo como saem do registrador.
- O fluxo de dados seriais através de um registro geralmente é chamado de deslocamento (shifting), tanto para a esquerda quanto para a direita.

Registradores

- Se o dado de saída serial é realimentado para a entrada serial do mesmo registrador, a operação é chamada de rotação de dados.
- A entrada paralela de dados é usualmente descrita como uma carga de registrador.
- Contadores com registradores de deslocamento usam a realimentação, o que significa que a saída do último FF do registrador é conectada de volta no primeiro FF, de alguma forma.

Contadores Assíncronos


- O Clock é aplicado apenas na entrada CLK para flip-flop A.
- J e K são altos em todos os flip-flops.
- A saída de flip-flop A é clock de entrada para o flip-flop B.
- As saídas dos flip-flops D, C, B e A são um número binário de 4 bits, sendo o D o MSB.



*Supõe-se que todas as entradas J e K sejam 1.

Contadores Assíncronos


- Após a borda de descida do 15º pulso do clock, os flip-flops do contador estão na condição 1111.



- Um contador assíncrono não muda em sincronismo exato com o relógio.
- O número MOD é igual ao número de estados pelos quais o contador passa antes da reciclagem.

Contadores Assíncronos


- A divisão de frequência - cada FF terá uma frequência de saída de metade da entrada.



A frequência de saída do último contador *FF* será a frequência do clock dividida pelo MOD do contador.

Contadores Assíncronos


- Os esquemas normalmente são desenhados da esquerda para a direita.
- Os contadores são desenhados da direita para a esquerda, com isso, os MSBs e LSBs aparecem nas posições apropriadas.



*Supõe-se que todas as entradas J e K sejam 1.


Contadores Assíncronos

- Contador assíncrono de três bits: efeitos dos atrasos de propagação dos FFs para diferentes frequências de pulsos de entrada:



Contadores Assíncronos

- Contador assíncrono de três bits: efeitos dos atrasos de propagação dos FFs para diferentes frequências de pulsos de entrada:




Contadores Assíncronos

- Problemas como esse poderão ser evitados se o período entre os pulsos de entrada for bem maior que o atraso de propagação total do contador.
- Para uma operação adequada é preciso que
  - $T_{clock} \geq N \cdot T_{pd}$ ou seja $f_{max} \geq 1 / N \cdot T_{pd}$

Contadores Síncronos

- Em contadores síncronos ou paralelos, todos os FFs são disparados simultaneamente (em paralelo) pelos pulsos de clock da entrada.



Os contadores síncronos podem operar em frequências mais altas do que os contadores assíncronos.

Contadores Síncronos

- Para este circuito contar de forma correta em determinada borda de descida do clock, apenas aqueles FFs que supostamente devem comutar nessa borda devem ter J = K = 1, quando ocorrer essa transição.


Count	D	C	B	A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
0	0	0	0	0
.	.	.	.	.
.	.	.	.	.
.	.	etc.	.	.

Módulo < 2^N

- O contadores síncronos mostrados são limitados aos números MOD iguais a potências de 2.
- Para alterar essa situação basta inserir uma lógica adequada à entrada Clear, fazendo o contador zerar.
- Haverá um estado chamado de estado de transição, para que o contador seja zerado.

Dom Helder
CENTRO UNIVERSITÁRIO

Módulo < 2^N





Módulo < 2^N

- Diagrama de Transição de Estados para MOD-6

Não há seta para o estado 111 pois o contador não pode avançar esse estado.

O estado 111 pode ocorrer em power-up quando o FF pode cair em qualquer estado.






Módulo < 2^N


- Alterar o número MOD: encontre o menor MOD necessário para que 2^N seja menor ou igual à exigência e conecte uma porta NAND para as entradas assíncronas de todos os FFs.

Determinar quais são *FFs* ALTO na contagem desejada e conectar as saídas desses *FFs* às entradas NAND.



Módulo < 2^N


- Um contador de década é qualquer contador com 10 estados distintos, independentemente da sequência.
- Um contador BCD é um contador que conta década de binário 0000-1001



Dom Helder
CENTRO UNIVERSITÁRIO

Módulo < 2^N

- Qual o módulo desse contador?





Contadores Descrescentes

- Um contador síncrono decrescente é construído de forma semelhante a um contador crescente.
- Ele usa as saídas dos FFs invertidas para controlar as entradas J e K de ordem mais alta.
- É preciso apenas substituir a saída invertida de cada FF correspondente no lugar das saídas A, B e C.
- Para uma sequência de contagem decrescente, o FF LSB (A) ainda precisa comutar a cada transição negativa do sinal de entrada do clock.

Contadores Descrescentes


- Contador síncrono decrescente






Contadores Up/Down

- Up/Down controla se as entradas J e K dos FFs seguintes serão acionadas pelas saídas normais ou pelas saídas invertidas dos FFs.



Contadores Up/Down


- Primeiros cinco pulsos: contador conta Up. Up/$\overline{\text{Down}}$ = 1
- Últimos cinco: o contador conta Down. Up/$\overline{\text{Down}}$ = 0



Contadores Up/Down

- Diagrama de Transição de Estados

O próximo estado para esse contador depende do nível lógico aplicado na entrada de controle.




Carga Paralela

- Um contador pré-configurável pode ser definido para qualquer ponto inicial desejado - síncrono ou assíncrono.
- A operação de pré-configuração também é chamada de carregamento paralelo do contador.
- Se o valor da entrada for 1 ocorre o PRESET, se for 0 ocorre o RESET do FF.
- Essas operações são habilitadas pela entrada assíncrona PL.

Dom Helder
CENTRO UNIVERSITÁRIO

Carga Paralela

- Contador síncrono com carga paralela assíncrona.



Carga Paralela


- Muitos CIs de contadores paralelos usam carga síncrona, em que o contador é carregado na transição ativa do mesmo sinal de clock usado para a contagem.
- O nível lógico aplicado na entrada determina se a transição ativa do clock carregará o contador ou se será contada como uma operação normal de contagem.

Decodificando

- Contadores digitais são frequentemente utilizados em aplicações nas quais a contagem representada pelo estado dos FFs, de alguma forma, deve ser determinada ou exibida.
- As saídas do decodificador podem ser projetadas para gerar nível ALTO ou BAIXO quando a detecção ocorrer.
- Um decodificador ativo em nível ALTO gera saídas em nível ALTO para indicar a detecção.

Dom Helder
CENTRO UNIVERSITÁRIO

Decodificando




As saídas podem ser conectadas a um display de sete segmentos

Dom Helder
CENTRO UNIVERSITÁRIO

Decodificando

- Decodificando um contador BCD



Dom Helder
CENTRO UNIVERSITÁRIO

Análise de Contadores

- Contadores síncronos podem ser customizados para gerar qualquer sequência de contagem desejada.
- É importante analisar projetos de contadores desse tipo prevendo entradas de controle FF para cada estado do contador.
- É possível usar apenas as entradas síncronas que são aplicadas aos FF individuais para produzir a sequência do contador.

Dom Helder
CENTRO UNIVERSITÁRIO

Análise de Contadores

- Não usando controles de FF assíncronos, como Clear, para alterar a sequência do contador, não temos de lidar com estados temporários e possíveis "glitches" nas formas de ondas da saída.
- Uma tabela de estado ATUAL/PRÓXIMO estado é uma ferramenta útil nessa análise.

Análise de Contadores

- Passos:


1) Escrever a expressão lógica para a entrada de controle de cada FF.

2) Considere um estado ATUAL para o contador e aplique essa combinação de bits às expressões lógicas do controle. As saídas das expressões de controle permitirão prever os comandos para cada FF e o PRÓXIMO estado resultante para o contador depois da aplicação do clock.

3) Repita o processo de análise até que toda a sequência de contagem seja determinada.

Dom Helder
CENTRO UNIVERSITÁRIO

Análise de Contadores




Estado ATUAL				Entradas de controle							PRÓXIMO estado		
C	B	A		J_C	K_C	J_B	K_B	J_A	K_A		C	B	A
0	0	0		0	0	0	0	1	1		0	0	1
0	0	1		0	0	1	1	1	1		0	1	0
0	1	0		0	0	0	0	1	1		0	1	1
0	1	1		1	0	1	1	1	1		1	0	0
1	0	0		0	1	0	0	0	0		0	0	0
1	0	1		0	1	1	1	0	0		0	1	1
1	1	0		0	1	0	0	0	0		0	1	0
1	1	1		1	1	1	1	0	0		0	0	1

Dom Helder
CENTRO UNIVERSITÁRIO

Análise de Contadores

- Exemplo




$$J_C = A \cdot B$$
$$K_C = C$$
$$J_B = K_B = A$$
$$J_A = K_A = \overline{C}$$

Estado ATUAL				Entradas de controle							PRÓXIMO estado		
C	B	A		J_C	K_C	J_B	K_B	J_A	K_A		C	B	A
0	0	0		0	0	0	0	1	1		0	0	1
0	0	1		0	0	1	1	1	1		0	1	0
0	1	0		0	0	0	0	1	1		0	1	1
0	1	1		1	0	1	1	1	1		1	0	0
1	0	0		0	1	0	0	0	0		0	0	0
1	0	1		0	1	1	1	0	0		0	1	1
1	1	0		0	1	0	0	0	0		0	1	0
1	1	1		1	1	1	1	0	0		0	0	1

Análise de Contadores


- Forma de onda e diagrama de transição de estados de um contador síncrono.



- Um contador autocorretor é um contador em que estados normalmente não usados retornam à sequência de contagem normal. Se qualquer desses estados não usados não puder retornar à sequência normal, diz-se que o contador é não autocorretor.

Análise de Contadores

- Contador síncrono construído com FFs do tipo D.
- O controle de circuito será tipicamente mais complexo do que um contador J-K equivalente.



O primeiro passo é escrever as expressões lógicas para as entradas D:

$D_C = CB + CA' + C'BA$

$D_B = B'A + BA'$

$D_A = A$

Análise de Contadores

- A seguir, determinaremos a tabela de estado ATUAL / PRÓXIMO estado do circuito do contador:

Estado ATUAL				Entradas de controle				PRÓXIMO estado		
C	B	A		D_C	D_B	D_A		C	B	A
0	0	0		0	0	1		0	0	1
0	0	1		0	1	0		0	1	0
0	1	0		0	1	1		0	1	1
0	1	1		1	0	0		1	0	0
1	0	0		1	0	1		1	0	1
1	0	1		1	1	0		1	1	0
1	1	0		1	1	1		1	1	1
1	1	1		0	0	0		0	0	0

Dom Helder
CENTRO UNIVERSITÁRIO

Projeto de Contadores

- Métodos comuns de projeto usando flip-flops J-K em uma configuração de contadores síncronos:
  - Determinar o número desejado de bits (FFs) e a sequência de contagem desejada.
  - Desenhar o diagrama de transição de estado mostrando todos os estados possíveis, incluindo aqueles que não fazem parte da sequência de contagem desejada.
  - Usar o diagrama de transição de estados para criar uma tabela que liste todos os estados ATUAIS e os PRÓXIMOS.


Dom Helder
CENTRO UNIVERSITÁRIO


Projeto de Contadores

- Métodos comuns de projeto usando flip-flops J-K em uma configuração de contadores síncronos:
  - Adicionar uma coluna para cada entrada J e K e indicar os níveis necessários para produzir a transição para o PRÓXIMO estado.
  - Projetar os circuitos lógicos para gerar os níveis exigidos em cada entrada.
  - Implementar as expressões finais.


Contador em Anel

- Um **contador em anel** é um **registrador circular** conectado de maneira que o último *FF* desloque seu valor para o primeiro.





Q_3	Q_2	Q_1	Q_0	Pulsos de CLOCK
1	0	0	0	0
0	1	0	0	1
0	0	1	0	2
0	0	0	1	3
1	0	0	0	4
0	1	0	0	5
0	0	1	0	6
0	0	0	1	7
.	.	.	.	.
.	.	.	.	.



Contador Johnson

- No contador Johnson ou em anel torcido, a saída invertida do último FF é conectada à entrada do primeiro FF.

Q_2	Q_1	Q_0	Pulsos de CLOCK
0	0	0	0
1	0	0	1
1	1	0	2
1	1	1	3
0	1	1	4
0	0	1	5
0	0	0	6
1	0	0	7
1	1	0	8
.	.	.	.
.	.	.	.
.	.	.	.

